技術文章
趙智彪，許志，利定東（應用材料中國公司，上海浦東張江高科技園區張江路368號，201203）摘要：本文概述了低介電常數材料（low k materials）的特點、分類及其在集成電路工藝中的應用。指出了應用低介電常數材料的必然性，最后舉例說明了低介電常數材料依然是當前集成電路工藝研究的重要課題，并展望了其發展前景。 關鍵詞：低介電常數材料，集成電路工藝 中圖分類號：tn304 文獻標識碼：a 文章編號：1003-353x(2004)02-0004-0311引言 半導體集成電路技術的飛速發展推動了新材料、新技術的不斷進步，也使得半導體工業成長為工業界不可忽視的力量。隨著線寬的不斷減小、晶體管密度的不斷提升，越來越多的人把目光投向了低介電常數材料在超大規模集成電路中的應用。當 intel，ibm，amd，motorola，infineon，tsmc以及umc等公司相繼宣布將在0.13 mm及其以下的技術中使用低介電常數材料時，對低介電常數材料（low k materials）及其工藝集成的研究，就逐漸成為半導體集成電路工藝的又一重要分支。 在集成電路工藝中，有著極好熱穩定性、抗濕性的二氧化硅（sio2）一直是金屬互聯線路間使用的主要絕緣材料。而金屬鋁（al）則是芯片中電路互聯導線的主要材料。然而，隨著集成電路技術的進步，具有高速度、高器件密度、低功耗以及低成本的芯片越來越成為超大規模集成電路制造的主要產品。此時，芯片中的導線密度不斷增加，導線寬度和間距不斷減小，互聯中的電阻（r）和電容（ c）所產生的寄生效應越來越明顯。圖1是集成工藝技術與信號傳輸延遲的關系。由圖可見，隨著集成工藝
在同步設計中，通常采用時間延時平衡的方法來保證復位信號到達各個觸發器的時間相同。這樣需要加很多的延時緩沖器，對芯片的面積、功耗和成本等關鍵指標帶來嚴重的影響，同時增加了大規模集成電路設計的復雜性。本文提出了一種適用于大規模集成電路設計的復位方法，該方法采用簡單電路設計，可以不用加入延時平衡緩沖器，大大降低了芯片設計的復雜度，同時降低芯片的面積、功耗和成本等。隨著集成電路設計技術的發展，單芯片電路的設計規模越來越大，設計復雜度也相應地越來越高。目前，在集成電路設計中，特別是以SoC(片上系統)芯片為代表的大規模集成電路設計中，通常都采用同步時序設計方法，即芯片內部的所有觸發器都工作于相同的時鐘信號，而且觸發器狀態的翻轉也都發生在同一時刻。 圖2：延時的復位信號時序圖。 同步時序設計方法要求芯片內部時鐘信號到達芯片內部各個觸發器的時間一致。實際上，由于時鐘信號到達各個觸發器所經歷路徑的不同，將會導致各個觸發器上時鐘信號的延時都不太一致。為了保證時鐘沿到達各個觸發器的時間相同，設計人員通常需要對時鐘經歷的各個路徑時進行補償，即進行時鐘樹的平衡。 同樣的，在芯片復位電路的設計中，復位信號的延時也將會對電路的數字邏輯產生影響。如圖1所示的電路，由于三個不同的電路模塊的復位信號輸
集成電路是采用專門的設計技術和特殊的集成工藝，把構成半導體電路的晶體管、二極管、電阻、電容等基本元器件，制作在一塊半導體單晶片（例如硅或砷化鎵）或絕緣基片上，能完成特定功能或者系統功能的電路集合。超大規模集成電路是指集成度（每塊芯片所包含的元器件數）大于10的集成電路。
新聞資訊
四川虹微技術有限公司日前成功研發出具有自主知識產權超大規模集成電路高速驗證加速平臺(FPGA)。據悉，該平臺系統是世界上第一批、亞洲第一個采用全球最大規模的Virtex-5 FPGA進行設計的超大規模集成電路高速驗證加速平臺。它的研發成功，突破了快速芯片開發應用的最大技術瓶頸，今年下半年，基于該平臺自主研發的長虹數字音視頻處理“阿波羅”芯片產品將亮相。 “編寫一套芯片設計軟件，能不能用、好不好用，需要一臺電腦來試運行測試，平臺就相當于可用來測試的電腦。”虹微公司軟件監督莫北健說，此次研發成功的超大規模集成電路高速驗證加速平臺可支持千萬門級別芯片設計及仿真技術，提升了開發超大規模集成電路芯片的核心競爭力。據悉，顯示屏制造和芯片設計能力一直是制約我國平板電視產業發展的兩大瓶頸。“此次研發成功的平臺，不僅會節省研發成本，更重要的是，還擺脫了國外對同領域先進技術的封鎖。”隨著該平臺的產業化，國產電視將由此擺脫芯片設計長期依賴于技術、設備進口的窘境。 據介紹，基于超大規模集成電路高速驗證加速平臺自主研發設計的數字音視頻處理SoC芯片——“阿波羅”芯片，將用于長虹彩電、PMP媒體播放器、流媒體等消費類電子領域。預計今年下半年，擁有完全自主知識產權的長虹“阿波羅”芯片產品將亮相消費ic37。
我市超大規模集成電路及相關產品開發和生產的專業園區將落戶西麗留仙洞。昨日記者從市建筑工務署獲悉，總投資約16億元的留仙洞超大規模集成電路園項目正在加緊建設，預計工程于2008年竣工。 據市建筑工務署有關負責人介紹，位于南山西麗留仙洞的超大規模集成電路園項目主要包括三個單項工程，即場平工程、片區路網市政工程及土石方運輸專用通道工程。該項目將通過移山造地、興建園區配套設施引進高科技企業入駐。目前，中興通訊公司已入園施工，包括TCL、IBM等在內的知名高新企業也紛紛考察該項目，并有意進駐。 據業內人士分析，留仙洞超大規模集成電路園項目是我市高新技術園區和高新技術產業帶的組成部分，隨著中興通訊等高科技企業的相繼入駐，對深圳超大規模集成電路產業發展勢必起到巨大的推動作用。 據了解，園區建設涉及到大量的土石方運輸。為了減少外運的土石方數量，各設計部門進行科學論證，在不影響整體使用功能的前提下，將東側主山體原設計標高平均提高了3.5至4米，在減少170萬立方米土石方爆破外運量的同時，還節省政府投資約1億元。 為完成大面積的土石方外運，同時將土石方運輸對市政環境和市政交通的影響減少到最低程度，目前，沿平南鐵路西側正在修建一條從留仙洞至前海填海區的專用運輸通道，以減少土方運輸污染環境及對交通的影響。 該通道起點位于茶光路與留仙洞片區1號路交叉口，終點在平南鐵路南頭1號小橋附近，全長3.859公里。目前，專用通道的建設已完成30％。此外，該項目片區還將新建興建1、2、3、4號路，為城市次干道，明年場區內路網將全部竣工交付使用。 （來源深圳商報）
高純雙氧水是半導體生產中不可缺少的配套材料，過去這一產品主要依賴進口，如今這一歷史宣告結束。10月24日，國內首家生產高純電子雙氧水企業―－蘇瑞電子材料有限公司在蘇州吳中經濟開發區落成投產，主要生產的100ppt級別高純雙氧水為8-12英寸IC企業提供配套。 蘇瑞電子材料有限公司由比利時蘇威公司和蘇州電子材料廠合資建辦。比利時蘇威公司是一家國際化工及制藥企業，雙氧水生產能力及市場占有率全球第一，其中高純雙氧水市場占有率全球前三。蘇州電子材料廠在國內微電子材料企業中獨占鰲頭，主要生產IC配套的光刻膠及各類化學試劑，公司自主研發的“超大規模集成電路用193納米光刻膠”項目，列為國家“863”科技攻關項目。 此次兩公司強強聯合，主要生產100ppt級別高純雙氧水等產品，初期年生產能力為2000噸，主要為超大規模集成電路配套。據了解，“蘇瑞公司”采用的是“比利時蘇威”最新的專利技術，該技術目前處于世界領先水平。“新一代”蘇威高純雙氧水的精湛之處在于工藝流程更加緊湊、高效，即在實現同等產能的前提下，可以將工廠建得更為小巧。
PQFP100片式大規模/超大規模集成電路框架，是集成電路引線框架各品種中的高檔產品，具有尺寸精度高、鍍層均勻、耐熱性能好、結構緊湊合理、封裝芯片系列齊全等特點。廣泛應用于計算機、通信、家電、軍事科技等領域，在國際和國內市場上有著廣泛的應用前景，是片式大規模/超大規模集成電路引線框架市場的主流產品。該產品在制造過程中，采用高速精密沖裁工藝、卷對卷連續局部噴鍍銀工藝和打沉切斷工藝生產完成。其中沖裁和電鍍生產線均采用國際先進設備和工藝。
(電子市場網訊) 近日，烽火網絡承擔的國家“863超大規模集成電路設計專項”―― “高性能以太網交換機及網絡接口卡核心芯片開發”通過專家組驗收，并對烽火網絡所做的成績和努力做出了充分的肯定。至此，烽火網絡承擔的國家863計劃信息技術領域通信技術重大專項項目畫上了完滿的句號。由烽火網絡承擔的“高性能以太網交換機及網絡接口卡核心芯片開發”項目，在兩年多時間里，對以太網二、三層交換體系結構及其核心單元總體結構，查表轉發、快速過濾、隊列調度等關鍵部分的算法和PCI管理接口單元電路以及大規模高速率邏輯單元的設計、實現進行了開發和研究。目前國內以太網交換機廠商基本采用國外廠商提供的交換芯片來設計交換機，國內廠商在千兆以上速率的以太網交換芯片電路設計方面還處于起步階段。烽火網絡成功的完成此863課題，使其在高速以太網交換的電路設計研發方面處于國內領先的地位。該課題的實現對掌握具有自主知識產權的網絡交換技術，對維護國家網絡安全有著重要意義。據了解，通過該項目烽火網絡目前已經具有了數據交換方面的門級電路設計項目的能力，并掌握了高速以太網二、三層交換的核心技術，積累了大量以太網電路設計方面的經驗，并申報了三項國家專利。烽火網絡正利用該課題積累的技術，結合市場需求將在明年推出一款具有交換和過濾功能的媒體轉換芯片。
記者昨日從市建筑工務署獲悉，總投資為16億元的留仙洞超大規模集成電路園項目已全面展開，該園區建成后，將成為我市的集成電路及相關產品研發和生產的專業園區。 據了解，西麗留仙洞超大規模集成電路園項目，將成為我市重要高新技術園區和高新技術產業帶的組成部分。該項目共包括三個單項工程，即場平工程、片區路網市政工程及土石方運輸專用通道工程。 據市建筑工務署的相關負責人介紹，該項目的場平工程分為A、B、C和越華石場等四個地塊，總土石方約為3460萬立方米，預計在2008年全面完成。目前，A地塊的場平工程已竣工；B地塊中，已完成爆破和運輸工程的招標工作，并累計完成土石方爆破外運約430萬立方米；C地塊、越華石場已完成施工圖的設計工作。 該項目的片區路網工程主要包括建設1、2、3、4號路，為城市次干道，道路總長4.98公里，預計在明年3月底竣工。按工程常規應先場平后修道路，根據市政府要求，為支持高新產業的發展，工程建設已打破常規，先行建設由中興通訊工業園廠區通往宿舍區的1、2、3號路部分路段。
集成電路是采用專門的設計技術和特殊的集成工藝，把構成半導體電路的晶體管、二極管、電阻、電容等基本元器件，制作在一塊半導體單晶片（例如硅或砷化鎵）或絕緣基片上，能完成特定功能或者系統功能的電路集合。超大規模集成電路是指集成度（每塊芯片所包含的元器件數）大于10的集成電路。
半導體集成電路技術的飛速發展推動了新材料、新技術的不斷進步，也使得半導體工業成長為工業界不可忽視的力量。隨著線寬的不斷減小、晶體管密度的不斷提升，越來越多的人把目光投向了低介電常數材料在超大規模集成電路中的應用。當Intel，IBM，AMD，Motorola，Infineon，TSMC以及UMC等公司相繼宣布將在0.13mm及其以下的技術中使用低介電常數材料時，對低介電常數材料（Lowkmaterials）及其工藝集成的研究，就逐漸成為半導體集成電路工藝的又一重要分支。 在集成電路工藝中，有著極好熱穩定性、抗濕性的二氧化硅（SiO2）一直是金屬互聯線路間使用的主要絕緣材料。而金屬鋁（Al）則是芯片中電路互聯導線的主要材料。然而，隨著集成電路技術的進步，具有高速度、高器件密度、低功耗以及低成本的芯片越來越成為超大規模集成電路制造的主要產品。此時，芯片中的導線密度不斷增加，導線寬度和間距不斷減小，互聯中的電阻（R）和電容（C）所產生的寄生效應越來越明顯。圖1是集成工藝技術與信號傳輸延遲的關系。由圖可見，隨著集成工藝技術的提高（線寬的減小），由互聯引起的信號延遲也就成為制約芯片性能提升的重要因素。 當器件尺寸小于0.25mm后，克服阻容遲滯（RCDelay）而引起的信號傳播延遲、線間干擾以及功率耗散等，就成為集成電路工藝技術發展不可回避的課題。金屬銅（Cu）的電阻率（~1.7mW·cm）比金屬鋁的電阻率（～2.7mW·cm）低約40%。因而用銅線替代傳統的鋁線就成為集成電路工藝發展的必然方向。如今，銅線工藝已經發展成為集成電路工藝的重要領域。與此同時，低介電常數材料替代傳統絕緣材料